FRAME RECOGNIZING SYSTEM

Publication number:

JP59142678

Publication date:

1984-08-15

Inventor:

SAKURAI AKIRA

Applicant:

RICOH KK

Classification:

- international:

G06K9/00; G06K9/00; (IPC1-7): G06K9/00

- European:

Application number:

JP19830016623 19830203


Priority number(s):

JP19830016623 19830203

Report a data error here

Abstract of JP59142678

PURPOSE:To recognize surely even an unshaped frame by extracting a long segment as a frame line candidate from a picture OR reduce in each scanning direction after the majority processing to make the picture hardly affected by noise. CONSTITUTION:A binary picture signal is inputted to an input terminal 100 in a picture unit. This binary picture signal is inputted directly to a latch circuit 101 and is inputted to latch circuits 104 and 105 after being delayed by the on-line length. The output signals of circuits 101, 104, and 105 are subjected to the majority processing, and the output is outputted from an OR circuit 109. Or between the output signal of this circuit 109 and a signal attained by delaying this signal by the one-line length is ORed in an OR circuit 112 through latch circuits 127-129 and is inputted to a counter circuit 113. A control circuit 114 enables 3 the circuit 113 for one scanning time and is ORed for the scanning lines in the subscanning direction to reduce them to one scanning line. An integrating circuit 118 integrates a black run, which can be regarded as one long segment, out of the extracted black runs in the main scanning direction. The similar operation is performed in the subscanning direction.



Data supplied from the esp@cenet database - Worldwide

Back to JP5914:

Family list

1 family member for: JP59142678

Derived from 1 application

FRAME RECOGNIZING SYSTEM

Inventor: SAKURAI AKIRA

Applicant: RICOH KK

IPC: G06K9/00; G06K9/00; (IPC1-7): G06K9/00

Publication info: JP59142678 A - 1984-08-15

Data supplied from the esp@cenet database - Worldwide

(19 日本国特許庁 (JP)

⑪特許出願公開

⑫公開特許公報(A)

昭59-142678

⑤ Int. Cl.³
G 06 K 9/00

識別記号

庁内整理番号 Z 6619-5B ❸公開 昭和59年(1984)8月15日

発明の数 1 審査請求 未請求

(全 5 頁)

9枠認識方式

②特 願 昭58-16623

20出

顧 昭58(1983)2月3日

⑩発 明 者 桜井彰

東京都大田区中馬込1丁目3番

6号株式会社リコー内

⑪出 願 人 株式会社リコー

東京都大田区中馬込1丁目3番

6号

⑩代 理 人 弁理士 鈴木誠

明細 書

1. 発明の名称

枠 認 織 方 式

2. 特許請求の範囲

3. 発明の詳細な説明

〔技術分野〕

本発明は、帳票や文書などの 2 値画像上の枠を 認識する方式に関する。

〔従来技術〕

2 値画像上の枠を認識する方式としては、①枠のコーナ部に相等するパターンをマスクによるパターンマッチング処理で検出し、検出したパターンのうち所定の位置関係を満足するものを選別するとによつて、枠を認識する方式、②線分を選がる方式、③主、副各を達方向の長線分を抽出し、枠線としての主、副各をを認識する方式、の8方式が代表的である。

しかし、上配の方式①は、印刷された枠のよう に形状の整つた枠の認識には適用できるが、手書 き枠のように変形の大きな枠の認識に適用すると 認識率の低下が者しい。つまり、認識対象の自由 度が少ないという欠点がある。方式②は、線の切 断等のノイズ、スキュー(傾き)の影響を受けや すく、また比較的大容量の画像パッファが必要で 処理時間も長くなりやすい欠点がある。

上記方式③としては、発明者は2値画像を主、 劇各走査方向に論理和処理して主、刷各走査方向 に縮小し、縮小画像から長線分を抽出することに より、高速処埋を容易にし、かつスキューの影響 を受けにくくした改良方式を既に提案している(特 開 昭 57-104868 号)。しかし、フアクシミリ画像等 を処理する場合に、誤認識を起こすことがあつた。即ち、 フアクシミリ画像などの伝送画像においては、主走査方 向の"黒すじ"がノイズとして発生しやすく、この "黒すじ"を長級分として誤抽出する結果、本来 の枠が分断されて認識される場合があつた。

〔目的〕

本発明の目的は、大容量の画像パッフアを必要 とすることなく高速処理が可能で、"風すじ"等 のノイズやスキユーの影響を受けにくく、手書き 枠などの変形した枠の認識にも適用可能な枠認識 方式を提供することにある。

より具体的には、本発明は上記方式③を改良し

のではなく、例えば5走産ラインで多数決をとる ようにしてもよい。基本的には、枠認識の構度に 応じて多数失をとる走査ライン数を決めることが できる。ファクシミリ画像で発生する"黒すじ" は一般に1 画業の太さであり、上記多数決処理に より除去できる。

多数決処理回路のオア回路 109 の出力信号と、 それを1ライン長のシフトレジスタ110,111 で 遅延した信号は、ラッチ回路 127,128,129 を介 してオア回路 112 に入力され輪型和がとられる。 とのオア回路 112 の出力信号はカウンタ回路 113 に入力される。このかウンタ回路 118 は制御回路 114 でイオープルされている期間において、入力 信号が"0"から"1"に進移してから画業クロツク のカウントを開始し、入力信号が"1"から"0"に 選移するとカウント値を出力した後、リセツトす る。即ち、副御回路 114 でカウンタ回路 118 がイ オーブルされている期間のみ、オア回路 112 の出 力信号が有効となる。このタイミング制御につい て、第2図により説明する。

た枠認識方式を提供しようとするものである。 〔寒施例〕

第1図は、本発明の一実施例を示す機略プロッ ク図である。

枠認識処理の対象となる2値画像の信号は入力 端子 100 に 画素単位にシリアルに入力される。こ の2値画像信号はラッチ回路101に直接入力され、 また 1 ライン長のシフトレジスタ 102,108 によつ てそれぞれ遅延された後にラッチ回路 104,105に 入力される。したがつて、2個画像の連続する8 走査ラインの同一位置の画案信号(本実施例では 黒は"1"、白は"0")がラッチ回路 101, 104,10 5 にラッチされる。

ラッチ回路 101,104,105 の出力信号はアンド・ 回路 106,107,108 とオア回路 109 から成る多数 次回路に入力され、多数央処埋を施される。即ち、 ラッチ回路 101,104,105 のうち 2 つ以上の出力 信号が"1"の助合のみ、オア回路 109 の出力信号 が"1"になる。なお本実施例では8走査ラインに ついて多数決処理を施しているが、これに限るも

第2図のSilは入力2値画像上の画案であり、i は副走査方向の沓地(走査ライン番号)、」は主走査 方向の番地である。上記の多数決処理の前後の画案の 位置は1対1に対応している(つまり、縮小はなされて いない)。制御回路 114は、I=0と i=1の走査ライン の多数決処 埋信号がシフトレジスタ 110,111に 器 積 し、 i=2 の多数決処理信号が多数決処理オア回路109 から出力される時点からカウンタ回路 118を1走査 ライン期間イネーブルし、オア回路 112の出力信号を有 効にさせる。 岡様に、次の8走査ラインの最後の走査 ライン (i=5)でオア回路 112 の出力信号を有効にさ せる。以下同様の制御により、與質的に多数決処理 画像を8走査ライン毎にプロック化し、各プロッ クの8 走査ラインを副走査方向に論埋和して、1 走査ラインに縮小する。このようにして 副走査方向に УК縮小した画像上の画業が第2図のV_I;であり、 Iは副走査方向の番地、」は主走査方向の番地であ る。 $V_{x,j}$ のjは $S_{l,j}$ と1対1に対応しており、Iはl=0~2にI=0が、1=8~4にI=1が対応する。

なお、縮小倍率は分に限るものではない。

さて第1図に戻り、カウンタ回路118は前述か ら明らかなように、副走査方向に縮小された画像 の各走産ライン上における黒ランの設さ(ランレ ングス)をカウントし、出力する。比較回転 115 はカウンタ回路 118 から出力されるランレングス を所定値よ、と比較し、塩以上のときに書込み信 号を長さメモリ 118 と位置メモリ 117へ送出する。 長さメモリ 116 は背込み信号を受けると、カウン タ回路 118 から出力されているランレングスのデ ータを内部に格納する。また、位置メモリ117は 制御回路 114 から縮小幽縁の沓地 I, jが人力さ れており、好込み信号を与えられた時の番地Ⅰ, jのデータを内部に格納する。即ち、人力2値画 像を多数決処埋し、さらに鯖埋和処理によつて刷 走査方向に稲小した画像上の点ランのうち、4g以 上のランレングスを持つ無ランのランレングス・ データと、その無ランの終端(右端)の畓地デー タが投さメモリ110と位置メモリ117に得られる。 118 は統合回路であり、段さメモリ 116 と位置

メモリ 117 に格納されているデータを舒照し、上

(7)

ない。

副走査方向の長級分の抽出も同様であり、以下 説明する。

多数決回路のオア回路 109 の出力信号は、 8 ピットのシフトレジスタ 119 に順次入力され、 8 画業分審機されるたびに制御回路 114 から出力タイミングが送出され、シフトレジスタ 119 はその内容を並列出力した後、リセットする。このシフトレジスタ 119 の出力信号はオア回路 120 で論理和され、主走査方向に光に縮小した画像信号がカウンタメモリ回路 121 に入力される。

第 2 図の $H_{i,j}$ は主走査方向に縮小した画像上の画業であり、 i は $S_{i,j}$ の i と 1 対 1 に対応しており、 J は $S_{i,j}$ の j = 0 ~ 2 が J = 0 、 j = 8 ~ 5 が J = 1 に対応している。

なお、縮小倍率分に限られるものではない。

第1図に戻つて、カウンタメモリ回路 121 はカウンタ機能と、番地Jの最大値に相当するメモリ番地を持つメモリとしての機能を備えている。即ち、カウンタメモリ回路 121 は、制御回路 114 から与え

このように、論理和網小した画像から抽出した 黒ランを統合して主走査万向の長級分を溜出する から、スキューにより全体的に傾いた長級分も、 ノイズによつて局所的に強切れたり、緩幅が変化 したり、また手書き枠の枠級のように多少曲った 長級分も確実に抽出できる。しかも、前述のよう に多数決処理によつて"無すじ"は除去されるた め、"無すじ"を長線分と誤つて抽出することも

(8)

られる番地 J の値が切り替わつた時に(この時に、シフトレジスタ 119 の内容が出力される)、オア 回路 120 の出力信号が"1"であれば、メモリ番地 (J)の記憶内容に 1 を加算する。また、オア回路 120 の出力信号が"0"の時は、メモリ番地(J)の記憶内容を出力した後、同メモリ番地の記憶内容をクリアする。つまりカウンタメモリ回路 121 は、主走査方向に縮小した画像上において、副走査方向の黒ランを抽出してそのランレングスを求め、黒ランの終端(下端)を検出すると、そのランレングスを出力する回路である。

比較回路 122 はカウンタメモリ回路 121 から出力されるランレングスをある値 与と比較し、値与以上であれば普込み信号を送出する。この普込み信号が出ると、長さメモリ 128 はカウンタメモリ回路 121 から出力されるランレングス・データを内部に格納する。また位置メモリ 124 は、番込み信号が出ると、制御回路 114 から与えられる地は、よのデータを格納する。統合回路 125 は長さメモリ 128 と位置メモリ 124 の記憶データを終

特開昭59-142678(4)

し、抽出された副走査方向の黒ランについて前述の統合回路 118 と同様の統合処理を行う回路である。即ち、J=kの黒ランと、J=kまたはJ=k±1の他の黒ランとが、互の終端と始端、または始端と終端との副走査方向の距離がある値以下のとき、それら黒ランを1つの黒ランに統合し、統合した黒ラン(剛走査方向の長級分)の始端と終端の番地を出力する。

とのように、論理和縮小した画像から抽出した 黒ランを統合し、脚走査方向の長線分を抽出する、 から、スキューにより全体的に傾いた長線分も、 ノイズによつて局所的に途切れたり線幅が変化し たり、手書き枠の枠線のように曲つた長線分も確 実に抽出できる。

以上のようにして抽出された主、 副各走査方向の長級分は枠級の袋補であり、それぞれのデータは枠認識部 126 に入力される。この枠認識部 126 は、入力される枠線袋補としての長級分の相対位置関係を調べ、1 つの枠を構成する主走査方向の1 対の長級分と副走査方向の1 対の長級分を判別

49

118 … カウンタ回路、 114 … 制御回路、 115, 122 … 比較回路、 116, 128 …長さメモリ、117, 124 … 位置メモリ、 118, 125 … 統合回路、121 … カウンタメモリ回路、 126 … 枠総織部。

代理人弁埋士 鈴 木 尚



し、枠の領域を認識する。この枠認識の処理は削述の特開的 57-104868号公報に詳述したと同様の手順でよく、また本発明の要点ではないので、詳細な説明は省略する。

〔効果〕

以上詳述した如く、本発明は多数決処理を施した後、主、副各走査方向に論理和縮小処理した画像から枠線候補としての長線分を抽出するから、スキューや "無すじ"等のノイズの影響を受けにくく、印刷された枠のみならず手書き枠などの形状の整わない枠も確実に認識することができ、しかも前配実施例から明らかなように、大容量の画像パッファを用いることなく要易に高速処理を達成できる等の効果を有するものである。


4. 図面の簡単な説明

第1図は本発明の一実施例を示す概略プロック 図、第2図は画像の縮小を説明するための図、第 8図は統合される線分の例を示す図である。

102,108,110,111,119 …シフトレジスタ、 101,104,105,127,128,129 …ラツチ回路、


12

才 1 図





0 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7



才 3 図

